细说Cache-L1/L2/L3/TLB - 知乎
#处理器架构 #星标
页面笔记
详细说明了计算机中的cache的结构
划线列表
- 现在的CPU中有好几个等级的缓存。通常L1和L2缓存都是每个CPU一个的, L1缓存有分为L1i和L1d，分别用来存储指令和数据。L2缓存是不区分指令和数据的。L3缓存多个核心共用一个，通常也不区分指令和数据。 还有一种缓存叫TLB，它主要用来缓存MMU使用的页表，通常我们讲缓存（cache)的时候是不算它的。 Link
- #处理器架构 cache的分层，下面是一些问题
- 指令的retire具体是如何定义的？outstanding的指令retire是什么意思？